Lexiverse
Lexiverse - AI contextual reading engine for English learners. Your next article is your next review.
翻訳待ち
No updates detected yet. GitHub releases will appear here.
The maker's introduction consists of the line above. Read the repository README for more details. Repository README ↗
Loading the full README.
Read the full README ↗用一張 10L any-layer HDI 疊構圖,一層一層看懂 PCB 的結構、PP/Core 材料、四次 build-up 製程、孔連接,以及細線路的 mSAP/SAP/RDL 工法。介面與解說採繁體中文/英文並列。
index.html。不需要安裝套件、登入帳號或付費 API,原始疊構圖已內嵌在網頁裡。| 章節 | 內容 | 互動 |
|---|---|---|
| 01 結構探索 | 10 個銅層、8 個 PP 介電層、中央 Core、兩面防焊 | 點選任一層看厚度與用途;展開剖面;切換「薄層放大」或「依 mil 比例」;原圖同步以綠框標出對應列,也能直接點原圖選層 |
| 02 材料介紹 | PP 成分、壓合填隙、固化結合、Core 與 PP 對照 | 四個畫面逐步播放;壓合時有壓板與樹脂流動箭頭,固化後壓板移開 |
| 03 製程播放 | 中央 Core → 四次對稱積層(每次 8 步)→ 後段加工,共 38 步 | 播放/暫停/逐步/拖曳時間軸;跳到任一次積層;計數器顯示銅層數、壓合次數、已填孔微孔層與熱歷程;滑鼠移到時間軸上可預覽步驟名稱 |
| 04 孔連接 | 微盲孔、堆疊微孔、錯位微孔、全厚度通孔 | 藍色虛線顯示導通路徑;「自選路徑」可任選起訖層,顯示要幾段相鄰層連接、是否經過中央孔 |
| 05 線路工法 | mSAP、SAP、aSAP(先進封裝 RDL)做一層線路的 6 步:壓膜、開孔、清孔、打底、長線路、去底 | 單一工法逐步播放,或三欄並排比較同一步;演進軸從 Tenting、Pattern Plating 連到軟硬結合板課程;「去底會啃掉多少線」滑桿 |
右側解說欄同時提供兩種深度:先用白話說明,再接「工程觀察」,內容包括圖面數據、待確認事項,製程步驟另附「廠內常聽到」的用語(棕化、化學沉銅、電鍍填孔、LDI 等)。
嵌入 Electronic things 頻道的〈一部影片完整了解電路板製作...〉(約 12 分 39 秒),補充一般 PCB 製作流程。
三種細線路工法:mSAP(modified Semi-Additive Process,改良型半加成法)、SAP(Semi-Additive Process,半加成法)、aSAP(advanced Semi-Additive Process,先進半加成法,用來做先進封裝的 RDL,Redistribution Layer,重布線層)。三者的步驟名稱一樣,差在電鍍前那層「底」:mSAP 是超薄銅箔加化學銅(2.5–5 µm),SAP 是咬粗表面上的化學銅(1–2 µm),aSAP/RDL 是電漿清孔後濺鍍的鈦+銅(50–500 nm)。底越薄,去底時蝕得越少,線就能越細。
fine-line.html(兩邊共用同一份繪圖核心)。| 縮寫 | 英文全名 | 中文 |
|---|---|---|
| mSAP | modified Semi-Additive Process | 改良型半加成法 |
| SAP | Semi-Additive Process | 半加成法 |
| aSAP | advanced Semi-Additive Process | 先進半加成法(Fraunhofer IZM 用語) |
| RDL | Redistribution Layer | 重布線層:晶片與載板之間的細線路 |
| ABF | Ajinomoto Build-up Film | 味之素增層膜 |
| PID | Photo-Imageable Dielectric | 感光型絕緣層 |
| PVD | Physical Vapor Deposition | 物理氣相沉積(濺鍍屬於此類) |
| LDI | Laser Direct Imaging | 雷射直接成像 |
| L/S | Line / Space | 線寬/線距 |
這些計算器都是簡化模型,只用來說明趨勢,不是正式製程資料。
| 檔案 | 用途 |
|---|---|
index.html | 教學頁本體,單一檔案,原圖以 base64 內嵌 |
review.md | 修訂教學稿:疊構與厚度、材料、孔結構、製程、板廠用語對照、待確認事項、參考來源 |
chat.md | 原始 Gemini 對話,保留供追溯,不覆寫 |
YouTube逐字稿/ | 影片的自動字幕逐字稿,供追溯,不部署 |
assets/img-001.png | 原始疊構圖 |
tools/verify.cjs | 互動驗證腳本(Edge + Playwright),結果寫入 verification.json,並產生 preview-*.png 截圖 |
tools/preview.cjs | 選用的本機預覽服務,只對 127.0.0.1 提供 |
tools/embed-source.cjs | 把原圖內嵌進 index.html |
mSAP_SAP_RDL/ | 第 05 章參考的原始圖卡與貼文原文,只放本機,不進 repo、不部署 |
.vercelignore | 部署時排除 chat.md、YouTube逐字稿/、tools/、驗證結果與截圖 |
node tools/verify.cjs
腳本使用本機已安裝的 Edge 與 Codex 隨附的 Playwright(路徑寫在腳本開頭),目前共 16 組檢查,涵蓋:
file:// 離線執行GitHub repo 連結 Vercel 專案 pcb-hdi-stackup,推送到 main 會自動部署到 production。沒有建置步驟,Vercel 直接提供靜態檔案。
review.md 第 8 節與頁面底部。