PCB 裡面發生什麼事？10 層 Any-layer HDI 互動教學

用一張 10L any-layer HDI 疊構圖，一層一層看懂 PCB 的結構、PP／Core 材料、四次 build-up 製程、孔連接，以及細線路的 mSAP／SAP／RDL 工法。介面與解說採繁體中文／英文並列。

• 線上版：https://pcb-hdi-stackup.vercel.app/
• 版本：v1.5.1（2026-10-30）
• 離線使用：用 Edge 或 Chrome 直接開啟 index.html。不需要安裝套件、登入帳號或付費 API，原始疊構圖已內嵌在網頁裡。

教學章節

章節	內容	互動
01 結構探索	10 個銅層、8 個 PP 介電層、中央 Core、兩面防焊	點選任一層看厚度與用途；展開剖面；切換「薄層放大」或「依 mil 比例」；原圖同步以綠框標出對應列，也能直接點原圖選層
02 材料介紹	PP 成分、壓合填隙、固化結合、Core 與 PP 對照	四個畫面逐步播放；壓合時有壓板與樹脂流動箭頭，固化後壓板移開
03 製程播放	中央 Core → 四次對稱積層（每次 8 步）→ 後段加工，共 38 步	播放／暫停／逐步／拖曳時間軸；跳到任一次積層；計數器顯示銅層數、壓合次數、已填孔微孔層與熱歷程；滑鼠移到時間軸上可預覽步驟名稱
04 孔連接	微盲孔、堆疊微孔、錯位微孔、全厚度通孔	藍色虛線顯示導通路徑；「自選路徑」可任選起訖層，顯示要幾段相鄰層連接、是否經過中央孔
05 線路工法	mSAP、SAP、aSAP（先進封裝 RDL）做一層線路的 6 步：壓膜、開孔、清孔、打底、長線路、去底	單一工法逐步播放，或三欄並排比較同一步；演進軸從 Tenting、Pattern Plating 連到軟硬結合板課程；「去底會啃掉多少線」滑桿

右側解說欄同時提供兩種深度：先用白話說明，再接「工程觀察」，內容包括圖面數據、待確認事項，製程步驟另附「廠內常聽到」的用語（棕化、化學沉銅、電鍍填孔、LDI 等）。

影片補充

嵌入 Electronic things 頻道的〈一部影片完整了解電路板製作...〉（約 12 分 39 秒），補充一般 PCB 製作流程。

• 影片要點擊才會連線到 YouTube（youtube-nocookie.com），頁面其他部分仍可離線使用。
• 10 個章節（基板、蝕刻、壓合、鍍通孔、防焊、表面處理、電測、貼片、板材、精度）各有 3 點重點與「本板對照」，可以從該段開始播放，或跳到本頁對應的互動章節。
• 右側解說會依目前內容顯示對應的影片片段，例如雷射鑽孔、除膠渣、填孔這幾步會連到「鍍通孔」，並說明微孔和通孔的差別。
• 重點依影片自動字幕整理並校正術語。影片以一般多層板為主，沒有專門介紹雷射微孔。

線路工法（第 05 章）

三種細線路工法：mSAP（modified Semi-Additive Process，改良型半加成法）、SAP（Semi-Additive Process，半加成法）、aSAP（advanced Semi-Additive Process，先進半加成法，用來做先進封裝的 RDL，Redistribution Layer，重布線層）。三者的步驟名稱一樣，差在電鍍前那層「底」：mSAP 是超薄銅箔加化學銅（2.5–5 µm），SAP 是咬粗表面上的化學銅（1–2 µm），aSAP／RDL 是電漿清孔後濺鍍的鈦＋銅（50–500 nm）。底越薄，去底時蝕得越少，線就能越細。

• 剖面依社群圖文〈電路板系列番外｜一層線路怎麼做〉的架構重畫成 SVG，沒有嵌入原圖。
• 數值依 Fraunhofer IZM（IMAPS 2024）與 MacDermid（PCD&F 2018）原文查證；ULVAC、JIEP、日月光為原貼文引述。
• 製程章的「填孔鍍銅」「形成線路」兩步有按鈕連到本章，說明 mSAP 是用同一次圖形電鍍完成填孔和長線。
• 同樣內容也放在軟硬結合板課程網站的 fine-line.html（兩邊共用同一份繪圖核心）。
• 網頁上的工法標題、演進軸、三欄並排都寫出英文全名，章末附縮寫對照表：

縮寫	英文全名	中文
mSAP	modified Semi-Additive Process	改良型半加成法
SAP	Semi-Additive Process	半加成法
aSAP	advanced Semi-Additive Process	先進半加成法（Fraunhofer IZM 用語）
RDL	Redistribution Layer	重布線層：晶片與載板之間的細線路
ABF	Ajinomoto Build-up Film	味之素增層膜
PID	Photo-Imageable Dielectric	感光型絕緣層
PVD	Physical Vapor Deposition	物理氣相沉積（濺鍍屬於此類）
LDI	Laser Direct Imaging	雷射直接成像
L/S	Line / Space	線寬／線距

練習與計算工具

• 想一想：每章 4 題（共 5 章），答完標出對錯並計分，可重做。
• 疊構拼圖：把 9 張介電材料（1037MR、1067MR、1037HR、Core）放回 L1–L10 之間。可點選或拖曳，附檢查答案、三段提示與重新開始。
• 殘銅率滑桿：拖動內層殘銅率（10–100%），看介電厚度與全板總厚如何變化，並對照 0.75 ± 0.076 mm 公差。70% 時與圖面總厚 0.772 mm 一致。
• 去底滑桿（第 05 章）：選工法帶入底厚或自己拖動，設定光阻開口，看去底後線剩多寬。簡化成等向蝕刻。
• 微孔深寬比計算器：輸入雷射孔徑，以滑桿算出的介電厚度計算各層深寬比，對照 0.8:1 建議值與 IPC-2226 的 1:1 上限。

這些計算器都是簡化模型，只用來說明趨勢，不是正式製程資料。

檔案結構

檔案	用途
index.html	教學頁本體，單一檔案，原圖以 base64 內嵌
review.md	修訂教學稿：疊構與厚度、材料、孔結構、製程、板廠用語對照、待確認事項、參考來源
chat.md	原始 Gemini 對話，保留供追溯，不覆寫
YouTube逐字稿/	影片的自動字幕逐字稿，供追溯，不部署
assets/img-001.png	原始疊構圖
tools/verify.cjs	互動驗證腳本（Edge + Playwright），結果寫入 verification.json，並產生 preview-*.png 截圖
tools/preview.cjs	選用的本機預覽服務，只對 127.0.0.1 提供
tools/embed-source.cjs	把原圖內嵌進 index.html
mSAP_SAP_RDL/	第 05 章參考的原始圖卡與貼文原文，只放本機，不進 repo、不部署
.vercelignore	部署時排除 chat.md、YouTube逐字稿/、tools/、驗證結果與截圖

本機驗證

node tools/verify.cjs

腳本使用本機已安裝的 Edge 與 Codex 隨附的 Playwright（路徑寫在腳本開頭），目前共 16 組檢查，涵蓋：

• 38 個製程步驟的銅層數與英文解說
• 4 種材料畫面的圖形差異
• 孔型、自選路徑、原圖對照、製程計數器
• 測驗、拼圖、兩個計算器
• 影片補充：載入前不連線、章節重點與跳轉、解說欄的影片片段
• 第 05 章：18 張工法剖面各不相同、三欄並排、去底滑桿數值、與製程章和 rigid-flex 頁的連結
• 320–1440px 排版不溢出、減少動態效果、file:// 離線執行

部署

GitHub repo 連結 Vercel 專案 pcb-hdi-stackup，推送到 main 會自動部署到 production。沒有建置步驟，Vercel 直接提供靜態檔案。

內容範圍與限制

• 層別、厚度、材料註記與 Notes 依原始疊構圖。製程動畫是一般原理示意，不是製造作業指導書。
• 圖面沒有提供孔徑、線路、中央孔工法、壓合曲線與驗收規格。頁面上把這些標為「待確認」，不自行假設數值。
• 全厚度孔示例只接 L1／L10，其他層避空；上下兩半的堆疊微孔不假定穿過中央 Core。
• 外部資料（EMC EM-370(Z)-15 資料表、IPC-4412 布種、IPC-2226 深寬比）只作為參考，不代表本板實際供料或驗收標準。完整來源見 review.md 第 8 節與頁面底部。

版本紀錄

• v1.5.1：第 05 章與 README 補上 mSAP、SAP、aSAP、RDL、ABF、PID、PVD、LDI、L/S 的英文全名，新增縮寫對照表。
• v1.5：第 05 章「線路工法」（mSAP／SAP／aSAP 剖面、三欄並排、去底滑桿、4 題測驗），製程章連結本章。
• v1.4：影片補充區塊，章節重點、本板對照與解說欄影片連結。
• v1.3：原圖對照、自選路徑、製程計數器與時間軸預覽、每章 4 題測驗、疊構拼圖；合併「入門導覽／工程詳解」為單一解說，每步 7 秒。
• v1.2：殘銅率滑桿、深寬比計算器、錯位微孔、廠內用語；補充銅層標示、布厚、MR／HR 觀察、Dk、高 Tg、4+2+4／ELIC；修正表面處理色塊與簡體字。
• v1.1：中英雙語、四個材料畫面。